Zero ASIC baru-baru ini mengumumkan Wildebeest , dengan mengklaimnya sebagai tool sintesis FPGA berperforma tertinggi di dunia. Namun, respons komunitas cukup beragam, dengan diskusi yang lebih fokus pada bagaimana perusahaan memposisikan kontribusinya terhadap ekosistem open source ketimbang pencapaian teknisnya.
Klaim Marketing vs Realitas Teknis
Komunitas dengan cepat mengidentifikasi bahwa Wildebeest bukanlah tool sintesis mandiri seperti yang disugestikan marketing, melainkan sebuah plugin untuk framework sintesis open source Yosys yang sudah ada. Perbedaan ini telah memicu perdebatan tentang atribusi yang tepat dalam proyek open source. Kritikus berargumen bahwa meskipun Zero ASIC telah mengikuti persyaratan legal lisensi open source, presentasi marketing membuat seolah-olah mereka mengembangkan seluruh engine sintesis dari nol.
Peningkatan teknis memang nyata namun bersifat inkremental. Wildebeest memperkenalkan teknik optimasi yang merupakan praktik standar dalam tool komersial, dengan inovasi utamanya adalah pemilihan algoritma yang sesuai ukuran untuk kompleksitas sirkuit yang berbeda. Tool ini dapat menangani desain hingga 1 juta LUT dan memanfaatkan library sintesis logika ABC yang menjadi dasar sebagian besar fungsionalitas Yosys dengan lebih baik.
Sintesis FPGA mengonversi kode hardware description language menjadi format yang dapat diprogram ke Field-Programmable Gate Arrays. LUT (Look-Up Tables) adalah blok bangunan dasar dalam FPGA yang mengimplementasikan fungsi logika.
Perbandingan Tools FPGA Open Source vs. Proprietary
| Fitur | Vendor Tools | Yosys | Wildebeest |
|---|---|---|---|
| Dukungan FPGA | Ya | Terbatas | Nol, khusus ASIC saja |
| Vendor Lock-in | Ya | Tidak | Tidak |
| Open Source | Tidak | Ya | Ya |
| Ukuran Instalasi | 100+ GB | Kecil | Kecil |
| Performa (QoR) | Bagus | Baik | Mengklaim Superior |
| Ketahanan | Bagus | Baik | Tidak Diketahui |
Kekhawatiran Benchmark dan Kebingungan Arsitektural
Klaim performa telah menarik skeptisisme dari komunitas teknis. Hasil benchmark membandingkan arsitektur FPGA yang berbeda, membuat perbandingan performa langsung menjadi dipertanyakan. Yang paling mencolok, perangkat z1060 dan z1010 milik Zero ASIC sendiri tidak ada sebagai produk komersial - keduanya merupakan bagian dari pengembangan arsitektur FPGA perusahaan itu sendiri.
Bukan hanya itu, perangkat 'z1060' mereka tidak ada di luar postingan blog ini. Kita benar-benar tidak tahu apa itu.
Revelasi ini telah membuat beberapa pihak memandang pengumuman tersebut sebagai showcase desain FPGA Zero ASIC sendiri ketimbang peningkatan sintesis untuk keperluan umum. Perusahaan mengakui keterbatasan ini, menjelaskan bahwa sebagai vendor FPGA , mereka tidak akan mengoptimalkan compiler untuk hardware pesaing.
Performa Wildebeest vs. Tool Pesaing (CPU picorv32)
| Device | Architecture | Tool | LUTs | Logic Depth |
|---|---|---|---|---|
| z1060 | LUT6 | Wildebeest | 2,312 | 40 |
| z1060 | LUT6 | Wildebeest (delay opt) | 2,677 | 6 |
| Vendor-1 | LUT6 | Proprietary | 2,870 | 7 |
| Vendor-2 | LUT6 | Proprietary | 2,947 | 8 |
| xc7 | LUT6 | Yosys 0.56 | 3,072 | 17 |
Tantangan Toolchain Open Source yang Lebih Luas
Diskusi ini telah menyoroti tantangan berkelanjutan dalam tool pengembangan FPGA . Sementara pengembangan mikrokontroler sebagian besar telah beralih ke toolchain open source yang ringan, tool FPGA tetap bloated dan proprietary. Tool vendor dapat memerlukan instalasi 100+ GB , dengan beberapa mencapai beberapa ratus gigabyte karena data timing spesifik perangkat dan file lisensi yang terduplikasi.
Komunitas melihat potensi dalam alternatif open source namun mencatat masih ada kesenjangan signifikan. Untuk vendor FPGA besar seperti Xilinx dan Intel (sebelumnya Altera ), toolchain open source lengkap menghadapi hambatan karena format bitstream dan konfigurasi routing yang tidak terdokumentasi. Meskipun upaya reverse engineering ada untuk arsitektur lama seperti Xilinx Series 7 , mereka tidak memiliki data timing yang robust yang dibutuhkan untuk kepercayaan komersial.
Vonis Komunitas
Meskipun ada kekhawatiran atribusi, banyak anggota komunitas menghargai kontribusi teknis dan rilis open source Zero ASIC . Perusahaan telah menyediakan source code dan memberikan kredit yang tepat kepada penulis asli, meskipun presentasi marketing bisa lebih jelas tentang dependensi yang mendasarinya.
Ujian sesungguhnya adalah apakah developer lain akan mengadaptasi optimasi Wildebeest untuk arsitektur FPGA pesaing, yang berpotensi menguntungkan seluruh ekosistem sintesis open source. Untuk saat ini, ini merupakan langkah lain menuju tujuan komunitas untuk menciptakan LLVM untuk sintesis - standar open berperforma tinggi yang dapat menantang toolchain proprietary.
ABC adalah library sintesis dan verifikasi logika yang dikembangkan di UC Berkeley yang menyediakan algoritma optimasi inti yang digunakan oleh banyak tool sintesis.
Referensi: Zero ASIC releases Wildebeest, the world's highest performance FPGA synthesis tool.