Transport Triggered Architecture ( TTA ) merupakan pendekatan yang menarik dalam desain CPU di mana hanya instruksi move yang diperlukan untuk komputasi. Implementasi terbaru dari CPU TTA sederhana telah memicu diskusi tentang arsitektur komputasi minimalis, namun komunitas telah menyoroti fakta menarik: arsitektur x86 Intel sudah dapat berfungsi sebagai sistem MOV-only.
 |
|---|
| Sebuah postingan blog yang membahas "Arsitektur CPU yang Aneh" termasuk wawasan tentang CPU khusus MOV dan hubungannya dengan arsitektur x86 Intel |
Intel x86 Sudah Mendukung Komputasi MOV-Only
Revelasi paling mencolok dari diskusi komunitas adalah bahwa arsitektur x86 Intel yang sudah ada sebenarnya sudah Turing complete hanya dengan menggunakan instruksi MOV. Kemampuan ini telah didemonstrasikan melalui proyek-proyek seperti movfuscator, yang dapat mengompilasi program C ke dalam assembly x86 menggunakan operasi MOV secara eksklusif. Teknik ini memanfaatkan mode pengalamatan yang kompleks dan efek samping yang tersedia dalam instruksi MOV x86 untuk melakukan operasi kalkulasi dan kontrol alur.
Namun, mengimplementasikan komputasi MOV-only pada x86 memiliki overhead yang signifikan. Instruksi MOV x86 yang sesuai spesifikasi memerlukan transistor yang jauh lebih banyak dibandingkan keseluruhan CPU TTA sederhana, sehingga lebih merupakan keingintahuan akademis daripada solusi praktis untuk komputasi minimalis.
Manfaat dan Keterbatasan Arsitektur TTA
Transport Triggered Architecture menawarkan keuntungan nyata untuk aplikasi spesifik. Dalam sistem TTA, tidak ada ALU atau register tradisional di dalam inti CPU. Sebaliknya, komponen-komponen ini ada sebagai periferal yang dipetakan ke memori. Kalkulasi terjadi dengan memindahkan data antara unit-unit khusus ini daripada mengeksekusi instruksi aritmatika secara langsung.
Anggota komunitas telah mengidentifikasi bahwa arsitektur TTA bekerja dengan baik untuk aplikasi pemrosesan sinyal digital di mana pola aliran data dapat diprediksi dan konsisten. Arsitektur ini juga menawarkan kemungkinan menarik untuk implementasi FPGA, di mana menambahkan register tidak mahal dan beberapa operasi MOV dapat dieksekusi secara paralel.
CPU hanya bergerak di dalam CPU, seperti dari satu register ke register lainnya. Jadi semua perpindahan sangat cepat.
Namun, sistem TTA menghadapi tantangan signifikan dengan operasi kontrol alur. Context switching menjadi sangat mahal karena state prosesor tersebar di berbagai unit yang dipetakan ke memori di seluruh sistem. Hal ini membuat TTA tidak cocok untuk komputasi tujuan umum di mana multitasking sangat penting.
Spesifikasi CPU TTA
- Lebar Instruksi: 32 bit (16 bit alamat sumber + 16 bit alamat tujuan)
- Siklus Clock: 4 siklus per instruksi
- Lebar Bus: 16 bit
- Tata Letak Memori:
- 0x0000-0x7FFF: Memori instruksi
- 0x8000-0x8FFF: RAM
- 0x0000-0x100: ALU
- 0x1000-0x100: Blok kontrol alur
- 0x8000: Blok GPIO
- 0xFFFF: Program counter
Aplikasi Praktis dan Potensi Masa Depan
Meskipun memiliki keterbatasan, arsitektur TTA menunjukkan potensi dalam sistem tertanam di mana kesederhanaan dan biaya menjadi prioritas. Kemampuan untuk mengimplementasikan CPU fungsional dengan jumlah gate minimal membuatnya menarik untuk desain berbasis FPGA atau aplikasi khusus yang tidak memerlukan fitur sistem operasi yang kompleks.
Komunitas telah mencatat bahwa desain TTA bekerja paling baik ketika menghindari context switching sepenuhnya. Pendekatan ini cocok untuk aplikasi tertanam seperti kontroler tampilan atau antarmuka sensor di mana satu tugas khusus berjalan terus-menerus tanpa interupsi.
Beberapa pengembang telah bereksperimen dengan sistem TTA multi-core di mana setiap core menangani tugas terpisah, berkomunikasi melalui hub memori bersama. Pendekatan ini menghindari masalah context switching sambil mempertahankan kesederhanaan arsitektur yang membuat TTA menarik.
Komponen Kunci yang Diperlukan
- CPU yang mampu memindahkan data
- Program counter (menggunakan counter 74,161)
- ALU (menggunakan chip ALU 74181)
- Blok kontrol percabangan/alur
- Driver bus dan latch 16-bit
- Logika dekoding alamat
- Blok GPIO untuk debugging
Tools Pengembangan dan Tantangan Implementasi
Meskipun membangun sistem TTA secara konseptual mudah, implementasi praktis menghadapi tantangan toolchain. Menulis kompiler untuk arsitektur TTA terbukti sulit karena set instruksi sangat minimal. Sebagian besar proyek TTA yang ada mengandalkan kode assembly yang ditulis tangan atau tools pengembangan khusus seperti OpenASIP, yang menyediakan kemampuan definisi arsitektur dan generasi kompiler.
Nilai edukatif dari sistem TTA tidak boleh diabaikan. Membangun CPU TTA membantu pengembang memahami konsep komputasi fundamental tanpa terjebak dalam manajemen pipeline yang kompleks atau masalah eksekusi superscalar yang mengganggu desain prosesor modern.
TTA merupakan alternatif menarik untuk arsitektur CPU konvensional, menawarkan keuntungan unik untuk aplikasi spesifik sambil menyoroti bagaimana pendekatan berbeda terhadap komputasi dapat mencapai hasil yang sama melalui cara yang sangat berbeda.
Referensi: Weird CPU architectures, the MOV only CPU